| 開催日時 |
平成28年10月4日（火） 13:00～17:15 |
| 会場 |
回路会館 地下1階会議室
(地図 http://www.e-jisso.jp/intro/intro07.html)
〒167-0042 東京都杉並区西荻北3-12-2
TEL：03-5310-2010 |
| 会費 |
会員（正会員・賛助会員・学生会員）5,000円，非会員10,000円
(会費は当日現金払いとなりますので，つり銭の無いようご準備願います）
|
| 定員 |
１００名（先着順） |
| 主催 |
システムインテグレーション実装技術研究会
（（一社）エレクトロニクス実装学会システムインテグレーション実装技術委員会）
|
| プログラム |
- 12:30～
- 受付開始
- 13:00～13:10
- 「JOINTプロジェクト（実装関連企業間連携でのテストビークル試作）のご紹介」
日立化成；野中敏央 氏
- 13:10～14:10
- （基調講演）「Cost Analysis of Fan-out Wafer Level Packaging Technologies: Panel-based, RDL-first, and Die-first」
SavanSys Solutions LLC；Amy P. Lujan 氏
- 14:10～14:55
- 「半導体パッケージングプロセス用キャリアガラスの技術動向」
旭硝子；林 和孝 氏
- 14:55～15:05
- 休憩
- 15:05～15:50
- 「Panel Level Fan-out Packageの部品搭載について」
富士機械製造；楠 一弘 氏
- 15:50～16:35
- 「ラージパネルパターニング最新技術（UV-LE光源ステッパー＆レジストコーター）」
サーマプレシジョン；山崎 祥平 氏
- 16:35～17:20
- 「半導体 樹脂封止と薄型化の最新技術
～コンプレッションモールド・グラインダー技術提案～」
TOWA；三浦 宗男 氏
- 17:20～17:30
- 「Fan-Out WLP向けチップ再配列プロセスへの取り組み」
リンテック；田久真也 氏
※プログラムは変更になることがあります。ご了承ください。
|
| 申込方法 |
申し込みは下記URLからWeb受付でお願いします。
登録されますと参加票が返信されます。
https://bunken.org/jiep/event/jp/index.php?id=118
＊問い合わせ先：
研究会幹事：JNC（株） 江口（k.eguchi¥jnc-corp.co.jp）
（メールアドレスは¥を@に置き換えてください）
なお、参加券等の発行はしておりません。
定員(１００名)を超え、参加をお断りするときは連絡を差し上げます。
お申込みせずに当日おいでいただいても、定員に達している場合は入場できません。
必ず事前にお申込みください。
|
