社団法人エレクトロニクス実装学会
HomeSitemapContact
 研究会の紹介/研究会名と活動概要/システム実装CAE研究会 /
学会について
行事案内
事業の紹介
入会案内
支部の活動
研究会の紹介
研究会名と活動概要
研究会規程
学会誌と出版物
学会賞
リンク
賛助会員リスト
会員のページ
研究会名と活動概要
システム実装CAE研究会参加募集のご案内
主査:谷 貞宏(シャープ)
幹事:島嵜 睦(三菱電機)
 高速機器での設計トラブルを未然に防止するためには、SI、3次元電磁界解析、ばらつきを考慮した設計検証等、設計の初期段階からシミュレーションを駆使することが重要となっています。
 このたび、それらのシミュレーション適用事例を中心に、下記要領で研究会を開催します。
 当日のプログラムは学会ホームページ(http://www.e-jisso.jp/)を参照下さい。
名 称: システム実装CAE研究会公開研究会(平成18年度第2回)
日 時: 2006年12月1日(金)13:00~16:10
場 所: エレクトロニクス実装学会 会議室(回路会館)
JR中央線西荻窪駅下車徒歩約7分
〒167-0042 東京都杉並区西荻北3-12-2
TEL.03-5310-2010
地図→http://www.e-jisso.jp/intro/intro07.html
テーマ: システム実装を支える設計・シミュレーション技術
― 設計トラブル防止のためのシミュレーション適用事例 ―
 発表講演:○印講演者
 
 13:05 - 13:40 『3次元電磁界解析ツールを活用した高速伝送用コネクタ設計について』
 ○草光 秀樹(山一電機)
[要旨]
機器内及び機器間インタフェースの高速化に伴い、それらを繋ぐコネクタにも高速伝送性能が求められるようになってきた。信頼性やサイズ、価格といった様々な要求とのバランスをとりながら高速伝送性能を作り込む為には設計初期段階からの性能把握が重要である。上記に関し、3次元電磁界解析ツールを活用したコネクタ形状のチューニングは設計者が通常行うものとして定着しつつある。今回は解析ツールを使うユーザーとして、その活用事例について紹介すると共に運用における課題について報告したい。
 13:40 - 14:15  『プリント基板の高速伝送波形解析(仮題)』
 ○山岸 圭太郎(三菱電機)
[要旨]
PCI-Express、Serial-ATAなど、プリント基板上でGbpsクラスのシリアル信号を伝送する仕様が一般化し、更なる高速化も計画されている。このような基板を後戻り無く開発するには、波形解析による事前検証が重要である。本稿では、適用対象、モデル化、解析結果判定時、測定波形との比較検証での注意点など、実開発適用に際して、最近の手法と動向について俯瞰した。なお、本稿は2006年6月1日JPCAショー併催・最先端実装技術シンポジウムのセッション01A1「GHz帯設計とシミュレーション/CAD技術の最前線」にて講演した「プリント基板の高速伝送波形解析」の再演(一部改定/追加)である。
 14:15 - 14:50  『隣接信号線間クロストーク評価(仮題)』
 ○佐々木 伸一(佐賀大学)
[要旨]
情報化社会の進展に伴い機器の高機能化、小型化が進み、情報機器を構成するLSIの動作速度はGHzオーダーとなりつつある。このため、高速信号に対応した高密度な配線板の必要性が増している。高速化、高密度化が進むなか、信号線間のクロストーク低減は、重要な課題の1つである。ここでは、特性インピーダンスを制御可能でプリント配線板の高速信号線に利用されるマイクロストリップを取り上げ、寸法ばらつきとクロストークの関係をシミュレーションにより評価するとともに、その低減方法について報告する。さらに、平衡伝送路への適用についても報告する。
 14:50 - 15:00  休憩
 15:00 - 15:35  『ばらつきを考慮したタイミング解析の一手法とその評価』
 ○霜山 渉、高木 勇輔、築山 修治(中央大学)
[要旨]
微細加工技術の進歩に伴う製造ばらつきの増大により、最悪を想定した従来の設計手法では、過剰マージンが重畳され、所望の回路が設計できないという事態が生じている。しかし、チップ内ばらつきも増大しているため、その影響を正確に見積もることができれば、過剰マージンを排除し、より低消費電力の回路を高歩留まりで製造できる可能性もある。我々は、各素子遅延が確率分布で与えられたとき、組合せ回路のクリティカル遅延の分布を求める手法を提案しているが、本報告では、この手法の性能を、相関の影響および分布形状の影響の観点から調べた結果について述べる。
 15:35 - 16:10  『ICパッケージ基板の配線可能性を確認する効率的設計手法の提案』
 ○村田 洋(北九州市立大学)、橋本 隆則(大昌電子)、中野 英樹(東芝LSIパッケージソリューション)
[要旨]
FBGAなどの小型ICパッケージ開発において、ワイヤボンディングと基板配線の設計ルールを考慮して基板の配線可能性を短時間で確認するフィージビリティスタディ時間の短縮が急務である。本論文では、基板配線をゴム紐のように捉えるラバーバンドアルゴリズムを応用して基板配線のラフな取り回しの検討を半自動化する工夫等により、基板設計に関しては非熟練者であっても実施可能な新しいフィージビリティスタディ手法を提案する。専用の支援ツールGemPackageを開発し、実設計に適用したところ、ツール習得時間を1/4以下に低減でき、設計時間を最大1/8.3倍、最小1/1.9倍、平均1/3.8倍に低減する効果が得られた。
  参加費:
会員    3,000円
非会員 6,000円
学生会員   1,000円
 参加費支払い方法:
    当日、会場受付にて、現金でお支払い下さい。
(できる限りつり銭のないようお願いします。)
 参加申込方法:
  下記の書式に必要事項を記入の上、電子メールでお申込み下さい。

システム実装CAE研究会御中
12月1日公開研究会参加申込書

下記の通り申し込みます。
(1)氏 名:
(2)社名/学校名:
(3)E-mail:
(4)会員種別: 会員(会員番号:     )・非会員・学生
(5)領収書: 要・不要
(6)今後、当研究会開催の連絡の要否【非会員の方のみ】:要/不要(*1)
(*1):「要」とご連絡いただいた方は今回頂いたメールアドレス宛に案内させて頂きます。
申込締切: 2006年11月30日 (木)
 問合せ、申込先:
シャープ 谷 貞宏
e-mail: 0612CAE_uketsuke@keim.cs.gunma-u.ac.jp
Copyright