社団法人エレクトロニクス実装学会
HomeSitemapContact
 研究会の紹介/研究会名と活動概要/システム実装CAE研究会 /
学会について
行事案内
事業の紹介
入会案内
支部の活動
研究会の紹介
研究会名と活動概要
研究会規程
学会誌と出版物
学会賞
リンク
賛助会員リスト
会員のページ
研究会名と活動概要
社団法人エレクトロニクス実装学会
システム実装CAE研究会参加募集のご案内
主査:谷 貞宏(シャープ)
幹事:島嵜 睦(三菱電機)
 チップ、パッケージ、およびそれらを実装するボードは従来、個別に設計されていましたが、昨今の高速伝送を伴う機器の高品質、高効率設計を実現するためには、個々の設計間の連携、実装後の動作特性を予測した個々の設計での設計最適化が必要不可欠となっています。
 今回、システム実装CAE研究会では、チップ・パッケージ・ボード間の協調設計のためのシミュレーション技術について、下記要領で研究会を開催します。
名 称: システム実装CAE研究会公開研究会(平成19年度第1回)
(マイクロエレクトロニクスショー/JPCAショー併催)
日 時: 2007年5月30日(水) 13:30~16:35
場 所: 東京ビッグサイト 会議棟6F 605会議室
  135-0063東京都江東区有明 3-21-1
テーマ: チップ・パッケージ・ボード間協調設計のためのシミュレーション技術
プログラム:
13:30~14:05 チップ・パッケージ・ボード間協調設計システムについて
渡辺 亨、鈴木 誠(アンソフト・ジャパン)

[要旨]
PCI ExpressやSerial ATAに代表されるGbpsクラスの
シリアルI/Fの普及により、確度の高いデザインルール策定が求められている。また、DDR SDRAMではパラレル伝送のまま高速化が図られ、PDSのノイズがジッタとなって信号に悪影響を及ぼすことが問題視されている。こうしたシグナル・パワーインテグリティー問題に加えてEMI/EMC対策まで配慮した基板設計においては、
シミュレーションソフトウェアの手助け無しでは、もはやTAT短縮は困難である。
一方、シミュレーションソフトウェアの進化により、過去の解析資産の活用、スクリプトによる作業の自動化を
実現した、より洗練された設計フローの構築が可能になっている。本稿では、ソフトウェアを活用して設計期間短縮を実現した設計フローを実例を交えて紹介する。
14:05~14:40 ボードにおけるシミュレーション技術の現状と今後
長谷川 清久(イビテック)

[要旨]
最近のデバイスは数百MHz~数GHzと高速化が
進み、従来では考えられなかった高速な信号がボード上に伝送されている。従ってボード設計時には、配線の特性インピーダンス、反射、損失、共振、タイミングなどを考慮する事が必要である。またこれらの問題は、
経験・知識・ノウハウだけでは解決が難しく、設計初期段階における構想設計が重要であり、シミュレーション技術を活用した検討が効果的である。商品開発において遭遇した問題点や改善策について、シミュレータの活用事例を交えて報告する。
14:40~15:15 Gbps級高速信号伝送における課題とシミュレーション
斉藤 成一(三菱電機)

[要旨]
高速信号インターコネクトは,パラレル伝送からシリアル伝送に移行してきている。伝送レートは1Gbpsを超え,扱う周波数は大幅に上昇して数GHz以上の領域と
なる。ディジタル信号伝送では,低い周波数から数GHz以上の周波数までの広帯域伝送が必要となり,基材の誘電体損失やパターンの表皮効果による導体損失も
大きな問題となる。シミュレーションの重要さは増大する反面,解析モデルの問題からシミュレーション結果が実際の波形と大きく異なることがしばしば発生する。本発表では,Gbps級信号伝送における課題を明確にし,解決法の提案とともにシミュレーションによる設計法について述べる。
15:25~16:00 EMI(コモンモード輻射)シミュレーションの課題
中村 篤(ルネサステクノロジ)

[要旨]
マイコンをどのように実装すると組込みシステムからの輻射(主にケーブルから)が低減するか明らかになってきた。実測で確認できたコモンモード輻射を支配するボード設計要素を紹介し、シミュレーションでこのメカニズムの解説を試みる。どうすればこのコモンモード輻射を低減する最適化条件をみたす機器設計(EMC設計)ができるようになるのか参加者の皆さんと検討したい。
16:00~16:35  パッケージ・ボード設計におけるRFシミュレーション技術の応用
山田 徹(松下電器産業)

[要旨]
近年の情報通信社会の進展において、モバイル機器をはじめとするデジタルネットワーク機器の高速・高周波化の流れが急となっている。また、機器を構成する
部品、回路基板個々においても小型化、微細化の流れは著しく、高速・高周波化のため信号の干渉、混信といった信号品質の劣化やノイズ、EMCの影響を受け、機器が正常に動作しなくなるという問題が顕著になってきている。これを解決する手段として、SIP等の実装プロセス技術とともに、配置配線の自由度増大への対応や高集積化での線路間干渉を考慮した設計技術の確立が重要となる。本稿では、特にパッケージ・ボードにおける電気設計、ノイズ・EMC対策設計という観点から必要とされる設計要素技術の概要と取組みを報告する。
  参加費:
会員    3,000円
非会員 6,000円
学生会員   1,000円
  参加費
支払い方法:
当日、会場受付にて、現金でお支払い下さい。
(できる限りつり銭のないようお願いします。)
参加申込
方法:
下記の書式に必要事項を記入の上、電子メールでお申込み下さい。

システム実装CAE研究会御中
5月30日公開研究会参加申込書

下記の通り申し込みます。
(1)氏 名:
(2)社名/学校名:
(3)E-mail:
(4)会員種別:会員(会員番号: )・非会員・学生
(5)領収書:要・不要
(6)今後、当研究会開催の連絡の要否【非会員の方のみ】:要/不要(*1)
*1:「要」とご連絡いただいた方は今回頂いたメールアドレス宛に案内させて頂きます。
申込締切: 2007年5月29日(火)
(ただし、先着120名様まで受付、定員に達し次第締切らせて いただきます。)
申込先: シャープ 谷 貞宏
e-mail: 0705CAE_uketsuke@keim.cs.gunma-u.ac.jp
Copyright