| 開催日時： |
２０１６年１０月１２日（水） １３：００～１７：００ |
| 会 場： |
エレクトロニクス実装学会 会議室（回路会館）
東京都杉並区西荻北３－１２－２（西荻窪駅下車徒歩7分）
地図：http://www.e-jisso.jp/intro/intro07.html |
| テーマ： |
部品内蔵基板技術動向および技術課題について
－2017年度版部品内蔵技術ロードマップ発行へ向けて－
|
| プログラム： |
- 12:30
- 受け付け
〇ご挨拶
- 13:00～13:15
-
「2017年度版部品内蔵基板技術ロードマップについて」
iNEMI Japan 釣屋政弘
〇講演
- 13:15～14:45
-
「Advanced Package 及び 部品内蔵技術の市場状況と
今後のトレンドについて」
Yole Development Santosh KUMAR
（休憩）
- 15:00～15:45
- 「部品内蔵基板試験の課題とバウンダリスキャンへの期待」
富士通（株） 亀山 修一
- 15:45～16:50
- 「2016年メガトレンド；IoT、AI、5G、クルマ、セキュリティ」
国際技術ジャーナリスト 津田 建二
- 16:50～17:00
- 「まとめ」
|
| 講演概要： |
「Advanced Package 及び 部品内蔵技術の市場状況と今後のトレンドについて」
Yole Development: Santosh KUMAR
Semiconductor industry has entered a new era where the cost to design and manufacture devices at advanced node is not bringing desired cost benefits as predicted by Moore’s law. In order to answer market demands, the industry seeks further performance and functionality boosts in integration. While scaling options remain uncertain and continue to be investigated, the spotlight is turning to advanced packages. Emerging packages such as embedded technology, fan-out wafer level packages and 2.5D/3DIC solutions to revive the cost /performance curve and extend both scaling and functionality roadmaps. This presentation will give an overview of the market and technology trends of the advanced packaging ecosystem including market forecast, new applications and supply chain.
「部品内蔵基板試験の課題とバウンダリスキャンへの期待」
富士通（株）：亀山 修一
見えない触れない部品内蔵基板では従来の試験技術(AOI、SOT、ICT、FT etc)の適用は難しい。最新のバウンダリスキャンテスト技術（以下BS)を導入することで、プロービングや引き出し線なしで、BS素子間の相互接続試験(dot1)はもとより、基板内部のアナログ特性や受動部品の試験（dot4)、容量結合差動伝送素子との接続試験(dot6)、非BS素子との接続試験 (dot8.1)などが可能になる他、内蔵素子のデバイスID(LSI製造者/品番/版数）読取りなども可能でIoT向けセンシング/トレース機能として役立てられる。今回は部品内蔵基板の設計者や基板製造者向けに最新BS技術と効果を分かり易く解説する。
「2016年メガトレンド；IoT、AI、5G、クルマ、セキュリティ」
国際技術ジャーナリスト: 津田 建二
2016年におけるメガトレンドは、基本的なITの進展／途上国の進展という数十年に渡るギガトレンドの変更はないが、それぞれの中のメガトレンドは変わってきている。メガトレンドの変更として、AIとIoTシステム、途上国と関連してインフラの見直しでは5Gワイヤレス通信、安心・安全社会では、コネクテッドカー／自動運転車、セキュリティが代わった。これらのトレンドが部品内蔵技術に及ぼす影響を考えてみたい。
※プログラムは変更になることがあります。ご了承ください。
|
| 主 催 |
（一社）エレクトロニクス実装学会 部品内蔵技術委員会 |
| 参加要領： |
＊ 定 員 80名(先着申込順)
＊ 参加費 公開研究会(発表予稿集、消費税込み)
正会員・賛助会員： 3,000円
シニア会員： 2,000円
学生会員： 1,500円
非会員一般： 5,000円
※クーポン(賛助会員向け)のご利用はできません。
＊ 参加費は当日会場受付にて徴収します。
(釣り銭のないようにお願いします)
|
| 申込方法： |
参加申込はこちら
申込が受理されますと返信メールで受講票が発行されます。
受講票をプリントアウトして当日お持ちください。
なお、申し込みをキャンセルされる場合はこちらへ |
| 問合せ先： |
一般社団法人エレクトロニクス実装学会
部品内蔵技術委員会ロードマップWG 2016年度 公開研究会 係
E-mail：jiep_epads_rm＠jiep.or.jp
(本メールアドレスはSPAM対策のため＠を全角で表示しております。) |
